

MOCVD 法による化合物半導体 エピタキシャル成長

住友化学工業(株) 筑波研究所

秦 雅彦
福原 昇
笹島 裕一
善甫 康成

The Epitaxial Growth of Compound Semiconductors Using MOCVD

Sumitomo Chemical Co., Ltd.

Tsukuba Research Laboratory

Masahiko HATA

Noboru FUKUHARA

Yuichi SASAJIMA

Yasunari ZEMPO

GaAs based compound semiconductors have been applied to a variety of electronic devices in the field of telecommunication. It is because GaAs is superior to Si in terms of physical properties such as electron mobility and resistivity, which are important to improve system noise and power efficiency of devices in the wireless communication system. In order to obtain the device performance advantages, in particular, hetero-epitaxy is a key technology right now. In our work, epitaxial layers consisting of several AlGaAs and InGaAs are grown on GaAs substrate by Metal-organic Chemical Vapor Deposition (MOCVD). In the growth of the wafer structure, a lot of ideas have been found and surely improved the device performance. A review on the design technology for hetero-junction field effect transistors in our group will be presented in this paper.

はじめに


急速に発展しつつある情報・通信分野においてその基本素材となる半導体としてはシリコン(Si)が広く用いられている。一方、当該分野において必要とされる各種の半導体デバイスの中でGaAsを始めとする化合物半導体の使用量も急速に増加している。半導体としての基本特性に優れる化合物半導体を適所に用いることでシステム全体の性能を大幅に改善できるからである。例えば衛星放送受信アンテナの小型化は雑音特性に優れるGaAs系低雑音アンプの開発の結果である。また携帯電話市場はここ数年格段の成長を示しているが、携帯端末の全消費電力の60%以上を消費するパワーアンプの、効率に優れるGaAs製の置き換えは携帯端末のバッテリー充電の煩わしさの低減に大きく寄与している。

高速電子デバイス材料としてのGaAsは、電子移動度、絶縁特性など重要物性において基本的にSiに比べ優れている。GaAsの場合、さらにAlGaAs、InGaAs等の類縁材料を組み合わせることでさらに優れた特性を引き出すことができる。今日ではそういっ


た多種の材料層を単結晶性を維持しつつデバイス設計に応じて精密に重ね合わせたいわゆるヘテロエピタキシャル基板(以下、エピ基板と略称する)が、化合物半導体の主流となりつつある。第1図(a)に例示するヘテロ接合電界効果トランジスタ、あるいはヘテロ接合バイポーラトランジスタ(第1図(b))はその代表的な例である。これらの結晶はデバイス側の要求に応じ、必要なトランジスタ特性を得られるように、またデバイス加工プロセスを加味しつつ設計される。加工プロセスがいったん決定されれば製造されるトランジスタの性能は使用するエピ基板の出来に依存するため、エピ基板の製造にあたってはその結晶層の設計と結晶制御・評価には格段の技術が要求される。デバイスメーカーからのこうした要求に応えるためには、(1)精密な結晶成長と評価技術、(2)デバイス動作の理解に基づく結晶構造の設計技術、及び(3)それらの技術を製品として実現するための化合物半導体生産技術、の高度なインテグレーションが必要である。

MOCVD(Metal-Organic Chemical Vapor Deposition:有機金属熱分解法)法は、1969年に米国Rockwell社のH. M. Manasevitらにより発表さ

第1図 (a)ヘテロ接合電界効果トランジスター



(b)ヘテロ接合バイポーラトランジスター



れた¹⁾。その後、薄膜制御性・生産性に優れたエピタキシャル成長法として精力的に開発が進められ、現在では真空蒸着法の一つである MBE (Molecular Beam Epitaxy) 法と並んで化合物半導体エピ基板の中心的な製造技術と位置づけられている。当社はポーキサイトから回収される高純度ガリウムメタルに端を発し、その後、トリメチルガリウム、トリメチルアルミニウム、トリメチルインジウムを始めとする MOCVD 用高純度有機金属類の供給を通じて古くから我が国の化合物半導体ビジネスに大きく寄与してきた。MOCVD プロセスについても早くから研究を開始しており昨年度は世界最大級の MOCVD 法エピ基板製造設備を完成し、稼動を始めたところである。

MOCVD 法の基本原理と、それによって生産される GaAs を始めとする各種半導体結晶の不純物問題については既に報告を行っている^{2,3)}が、我々の手がけているエピ基板の材料や応用対象は多種多様に広がっている。その際のエピ設計と実際の製造に当たっての結晶制御・評価技術も多様にわたっているが、ここでは代表的なエピ基板としてヘテロ接合型電界効果トランジスタを取り上げ、特に重要な極薄膜の制御・評価技術と、その設計に係わる計算機技術について紹介する。

ヘテロ接合型電界効果トランジスタ用エピタキシャル成長技術

電界効果トランジスタ (FET) はその名のごとく、2 端子 (ソース及びドレイン) 間を流れる電子流を、その中間に設置されたゲート電極に印加される電界の効果により制御する 3 端子デバイスであり、Si、GaAs を問わず各種増幅機やスイッチング素子として今日広く用いられているトランジスタである。GaAs は電子速度に優れることや基板抵抗が高いことによる優れた絶縁特性・低誘電損失特性により特に高周波分野で広く使用されているが、前項で述べたようにヘテロエピ

タキシャル基板を用いることによりその特性は一層改善される。第1図(a)に示した構造はその一例であり、シュドモルフィック型高電子移動度トランジスタ (Pseudomorphic High Electron Mobility Transistor: p-HEMT) とも呼称されるヘテロ接合型 FET の一種である。ソース電極から注入された電子は各層を縦方向に貫通して電子親和力の大きい InGaAs 層に入り、ドレイン方向に形成された電界に沿って InGaAs 層内を流れる。電流密度は電子密度と電子速度の積で決定される。ヘテロ接合 FET においては、InGaAs 層を流れる原子の密度及び速度は、InGaAs 層の両側 (上下) に配された n 型 AlGaAs 層に添加されたドナー不純物濃度とその分布及びゲートに印加された電界、等により決まる。ヘテロ接合 FET の場合、一般的な FET に比較し、次のような要因により優れたデバイス特性が得られる; 1) 高電界での電子速度の大きな InGaAs 層を電子が流れること、2) 電子の大きな散乱要因となるドナー不純物が n 型 AlGaAs 層のみに添加されていて実際に走行する InGaAs 層とは空間的に分離されていること、3) さらにゲート電極と電子走行層の間にはエネルギーギャップの大きな AlGaAs 層が存在しており、FET 特性低下の原因となるゲート電極から電子走行層へのリーク電流が流れにくく、高電界での動作ができる。このようなヘテロ構造 FET の製造に当たっては、そのような特性を最大限に引き出すため、特に以下のような点が技術的に重要である; 1) 基板との間に挿入されるバッファ層の制御、2) 電子が走行する InGaAs 量子井戸層の形成と結晶性の制御、3) InGaAs 層前後の n 型 AlGaAs 層を始めとする極薄膜結晶層の設計と制御。1) 及び 2) は半導体の基本部分として重要な結晶品質と深く関わっており、興味ある課題を多く含んでいるが、ここではデバイス特性と直結する要素技術である 3) を中心に最近の進展とトピックスについて詳しく述べたい。

極薄膜結晶の設計と制御

1. 結晶成長における薄膜制御

多層エピタキシャル基板においては、単層では得られないデバイス特性を引き出すべく多層構造の最適化を図る必要があるが、一方ではエピタキシャル成長技術の相当に発達した現在においても結晶の純度・膜厚・組成・不純物ドーピング濃度といった要素の制御技術は必ずしも十分とはいえない。従ってその時々々のエピタキシャル基板開発時点での技術レベルを勘案しながら設計をすすめる必要があると共に、デバイスメーカーからの要求に対して結晶成長側が出来るだけ高い水準で応えるために、上記のような結晶要素を極力高い水準で制御できるだけの結晶成長技術を培う必要がある。

例えば、今日用いられている代表的なヘテロ接合FETの一種である、p-HEMTにおいてはしきい値電圧(V_{th})の制御は重要なデバイスパラメータのひとつであり、結晶構造とは次式で関係付けられる；

$$V_{th} = - E_c - qNd^2 / 2 \quad \phi_0$$

V_{th} : しきい値電圧(V)

ϕ_0 : ゲート電極部の表面エネルギー障壁高さ(eV)

E_c : AlGaAsとInGaAsにおける伝導帯下側のエネルギー差(eV)

q : 電荷素量(C)

N : 電子供給層ドナー濃度

d : 電子供給層膜厚

ϕ_0 : 誘電率

p-HEMTにおける V_{th} の要求精度はその用途やデバイス設計により異なるが、デバイス加工時の加工精度も込みで標準偏差にして20mV ~ 50mV程度の精度が要求される。上記の V_{th} 関連パラメータ中 E_c 、は結晶組成によって決定される。上の式から逆算すると V_{th} 決定に関与する層では膜厚・濃度・組成共に1 ~ 2.5 %程度の精度で製造する必要がある。因みに膜厚を例にとると一般にp-HEMTにおける電子供給層側の膜厚合計値は30 ~ 50nm程度なので、絶対値で言うとおよそ0.3 ~ 1.2nm程度、すなわち1 ~ 4原子層程度の精度が要求されることになる。実際にはp-HEMTの層構造は各種特性調整や加工上の理由により最小で1.5nm、典型的には5 ~ 10nm程度の層を積層して形成することが多いため、各層について上記精度(0.3 ~ 1.2nm程度)を実現する必要がある。

さてMOCVD法においては結晶の成長は、基板上における原料ガスの不可逆的な熱分解反応により進行する。原料ガス種類・混合比にもよるが、およそ550付近以下では結晶成長は基板表面における原料ガスの分解速度により律速されるが、それより高温側では分解反応は十分に速くなり、結晶成長は基板上の気

相における原料分子の拡散供給律速となる。この領域では、通常は有機金属の分解残渣である残留炭素の除去及び結晶のストイキオメトリ制御の観点からAs、P等のV族原料は大過剰に供給されることから結晶成長は事実上III族側有機金属の供給律速となり、基板からの熱効果により気相中での異常分解反応が生じはじめる750付近までの広い温度範囲で温度依存性の小さい安定した結晶成長が可能となる。また混合結晶においても各成分結晶の加成性が成立する。従ってこの領域においてはIII族有機金属原料の供給量と供給時間を精密に制御することにより膜厚及び組成の精密な制御が可能となる。

III族有機金属原料は通常、金属容器に納められた液体原料にキャリアガスを通し、その随伴ガスの形で反応炉へ供給される。原料蒸気圧を決定する容器温度及びキャリアガス流量を精密に制御することでIII族原料の供給量は決定される。今日のMOCVD炉における原料供給ガスラインは、反応炉に直結する主ラインと反応炉をバイパスして直接排ガスラインに接続するベントラインを有し、有機金属ガスを含む、各種原料ガス・不純物ガスを成長結晶層に依りて主ラインとベントラインに切り替えるいわゆる“ベント&ラン”方式を用い、そこで原料の供給時間を制御することで最終的に膜厚・濃度・組成が決定される。膜厚・組成の制御はこのようにIII族供給量及び供給時間による比例制御が可能であり、MOCVD法における結晶制御はまずはこの原則に基づいて行われる。


第2図は実際に量産型の反応炉で作製されたGaAs層の中に各種の厚さのAlAs薄膜層を埋め込んだ極薄膜構造の透過電子顕微鏡(TEM)による観察例である。この場合、AlAsの膜厚は原料トリメチルアルミニウムの供給時間のみを変えて制御しているが、ほぼ意図された通りの薄膜が実際に形成されていることがわかる。

しかしながら数~数十nm程度の極薄膜になると必ずしも膜厚・組成・濃度は比例則には従わないことが多い。それらの原因については下記のような各種要因が関与しているものと思われる；

- (1) ベント&ラン操作時のガス流変動に伴う圧力変動による過渡的な供給量変動
- (2) わずかなバックグラウンドガス(酸素・水分など)による原料の消費
- (3) 反応炉・ガス配管が有限の体積・表面積を持つことによるガス置換への影響
- (4) 結晶表面における原子種毎の気相-固層間分配係数の違いによる偏析効果

これらの要因は反応炉の設計によって異なる他、反応炉のコンディション、調整状態、反応条件等に依存しており、多層エピタキシャル基板の製造に関し

第2図 GaAs 結晶中に作製したAlAs 薄膜の透過電子顕微鏡(TEM)像




て高度のノウハウと技術が要求される部分であり、実際の制御に際しては上記のようなTEM観察の他、次項で述べる各種評価技術を駆使し、目標構造を作り込んでいくことになる。

2. 薄膜多層結晶の評価

薄膜多層結晶の評価技術としては第2図に示したようなTEM観察が代表的な例であるが、現実の製品レベルにおいては検査法として高いスループットが要求される、あるいはTEM観察でコントラストが十分にとれない組成の近い結晶層の積層構造が製品では多用されている、といった制約条件がある。これらの要求を満たす手法のひとつとしては、薄膜構造では量子効果が顕著になることを利用したフォトルミネセンス(PL)法による評価技術が知られている。第3図はAlGaAs層中に埋め込まれたGaAsの薄膜のPLスペクトルの例である。GaAs層はAlGaAs層の間にあつてはいわゆる量子井戸層を形成するが、GaAs層厚さの減少と共に量子効果によりバンド間発光エネルギーは増大する。このような量子準位は膜厚の関数として正確な理論計算が可能のため、理論値と比較することで実際に出来ている膜厚を決定することができる。p-HEMTの場合、最も重要な動作層であるInGaAsチャネル層がこのような層に該当し、PLスペクトルを解析することにより、膜厚・組成の他、チャネル電子

第3図 AlGaAs 結晶中に作製したGaAs 量子井戸層のフォトルミネッセンススペクトル




濃度についてもある程度の評価が可能である。

さらに近年、より直接的な薄膜解析法としてX線を利用した評価技術が利用されるようになってきている。X線回折法による組成と膜厚の解析は既に90年代後半には実用的に広く用いられてきた。特にGaAsとInGaAsのように格子定数の大きく異なる層を含むp-HEMTにおいては、第4図のような測定スペクトルを解析することで膜厚・組成の正確な決定が可能となっており広く実用化されている。


一方同じくX線を用いた反射率測定技術が最近実用化しつつある。X線回折法の弱点のひとつはGaAsとAlGaAsのような格子定数が近い系の場合、特に薄膜・多層になると識別が困難になることであるが、反射法においては格子定数ではなく屈折率差に基づく結晶層界面での反射を利用しており、従来は複雑すぎて解析困難であった第5図のような実測データが解析ソフト開発の進展により実用精度での適用が可能になりつつある。

第4図 ヘテロ接合FET(p-HEMT)のX線回折スペクトル



n ⁺ GaAs	> 5E18cm ⁻³	1000Å
i-AlGaAs (x = 0.24)		325Å
doped	3E12cm ⁻²	
i-AlGaAs (x = 0.24)		40Å
i-InGaAs (y = 0.20)		130Å
i-AlGaAs (x = 0.24)		40Å
doped	1E12cm ⁻²	
i-AlGaAs (x = 0.24)		200Å
Buffer		
i-GaAs		5000Å
GaAsS. I. Sub.		

第5図 ヘテロ接合FET(p-HEMT)のX線反射率測定データ



として当社開発の計算ツールによるヘテロ構造FETにおける重要な特性値であるしきい値電圧(V_{th})とヘテロ構造との相関への適用例と、同じ計算技術を利用して実証された非常にユニークなドーピング技術について述べる。

(1) 量子井戸構造におけるエネルギー準位及びポテンシャル計算とヘテロ接合型電界効果トランジスタ動作への応用


ヘテロ接合FETにおいてはその動作を担う電流値は、InGaAsチャンネル内を流れる電子により決定し、その電流密度は、チャンネル付近のイオン化不純物の分布、ゲート電界、膜厚分布、等々によって決まる電子密度とその速度で決まることは既に述べた。エピタキシャル基板においては層構造・不純物は平坦に一樣に分布している。またゲート電界は本来ゲート電極周辺で3次元的な分布を有しているが、通常GaAs系で用いられている0.5 ~ 1 μ m程度のゲート長デバイスにおいては電流の流れを制御するゲート直下の狭い領域においてはエピ層同様に平坦に分布しているとみなすことができる。またこの程度のゲート長デバイスでは電子速度はほぼ一定と見なすことができ、電流値は電子密度に比例すると考えられる。従ってゲート部に相当するエピ層部分の断面において1次元のポテンシャル計算を行うことにより得られるチャンネル電子密度と、ゲートが実際に制御している表面電位との相関を見ることで、実際のFETにおけるチャンネル電流とゲート電位との相関を推測することが可能である。

第6図はそうにして実際にPoissonの式と波動方程式をセルフコンシステントに解いて得られたヘテロ接合FET用エピの断面における伝導帯側エネル

3. 結晶の設計と計算機技術の利用⁷⁾


これまで述べてきたようなヘテロ接合FET用途を始めとする多層エピタキシャル基板の設計においては、最も重視すべきは目標デバイス特性を実現することであることは言うまでもない。またバッファ層やInGaAsチャンネル層における結晶性の制御、あるいはデバイスメーカーにおける加工プロセス上の要請(例: 電極形成用低抵抗結晶層、エッチング工程におけるエッチング停止層、の導入等)も十分に考慮する必要がある。結晶設計とデバイス特性との相関を得るためには結晶メーカーとデバイスメーカーとの密接な作業が必要なのは勿論であるが、一方で作業の効率化と設計・製作精度の向上のために理論的なアプローチによる支援が必須である。幸い半導体においては以前から各種デバイスシミュレーション技術が発達しており、その使用法によっては非常に高い精度で現実の結晶層構造とそれを用いたデバイス特性との一致を見ることができる。ここでは比較的簡単な例

第6図 ヘテロ接合FET 構造におけるエネルギーバンド状態と電子分布の計算例



ギーバンド図と電子分布の計算例である。GaAs 系半導体の表面においては高密度の表面準位が生成し、そのため結晶の表面電位は伝導帯下端からほぼ 0.8eV 付近に固定されるが、そのような電界分布を仮定した計算例では予想通り大部分の電子が InGaAs チャンネル層内に閉じ込められていることがわかる。次に表面電位を動かして同様な計算を行うと電位の増減に応じて InGaAs チャンネル電子も増減する。第7図はこのようなして算出した電子密度の積分値(N_s)を表面電位に対してプロットしたものである。表面電位がゼロ付近に近づくとき InGaAs チャンネル電子密度は飽和する。さて、 N_s がゼロとなる時の表面電位を V_{th} と定義することができ、実験的には計算に用いた構造を実作してダイオードを作製し、容量電圧測定を行った時に得ら

第7図 N_s (InGaAs チャンネル内におけるシート電子濃度)の表面電位依存性の計算例




れる V_{th} と対比させることができる。また表面電位が 0.8V の時の N_s も Hall 測定により実験的に計測可能な値である。これらの実験可能な計測値とここで用いた理論計算値を比べることにより、計算値の信頼性を評価することができる。詳細な説明は省略するが、こうしたヘテロ接合構造においては InGaAs チャンネルに存在する電子密度(N_s)とチャンネルから表面までの距離(d)、及びしきい値電圧(V_{th})との間に一般的に次のような直線関係がある；

$$N_s \cdot d \propto V_{th}$$

第8図は結晶膜厚・濃度を少しずつ変化させた時に得られる N_s 、 d 、 V_{th} 値の計算値と、実際にそのような結晶を試作して得られた計測値(d についてはX線回折により計測)とをプロットしたデータであるが、両者は非常に良い一致を示し、理論値と、各種実測データが相互にコンシステントであることを示している。

さて第7図の特性はFETにおけるゲート電位によるチャンネル電流の変調に相当することは容易に理解できる。従って V_{th} 、ゼロゲートバイアスでの飽和電流値 (I_{dss})、最大電流値 (I_{max})等を各計算値に対応させることができる。また同じく第7図に記載の N_s 値のゲート電位による一次微分値 (dN_s/dV)はFETにおけるゲート容量 (C_{gs})ないしトランスコンダクタンス (g_m)に関連付けることができる。実際のデバイスに

第8図 ヘテロ接合FETにおける N_s 、ゲート層膜厚としきい値(V_{th})との相関(実験データと計算データとの比較例)




においては各種寄生抵抗・容量成分が存在することや電子速度項が加わること等により計算特性との完全な定量的一致は困難であるが、設計値の修正・改良を行う上では経験的なパラメータを加味することでエビ設計を大幅に簡略化・高精度化することが可能である。またエビ結晶パラメータの中で薄膜における不純物濃度は直接計測の困難な物性であるが、このような理論計算式を利用することで、実際に計測可能な数値(膜厚、しきい値電圧、等)から逆に試料中における有効不純物濃度を決定することが可能となる。

ここまで示してきたような定量的な解析可能な計算技術によるメリットのひとつは、上記不純物濃度に例示されるような実験的には検証困難なケースの取り扱いである。次にそのような具体例として高濃度不純物ドーピングに対する適用例を紹介する⁴⁾。

(2) ヘテロ接合効果を利用した超高濃度ドーピング技術の開発

第7図で示したようにヘテロ接合FETにおけるチャネル電子密度(N_s)は、ある値で飽和する。ヘテロ接合系における最大チャネル電子密度はチャネルに近接するn型AlGaAs層におけるドナー濃度と、InGaAsチャネル層とn型AlGaAs層との伝導帯端のエネルギー差で決まる。すなわちドナー濃度が高い程、またチャネルIn組成が高く、AlGaAs層Al組成が高いほど N_s 値は増大する。しかしIn組成は結晶歪みの増大により、またAl組成はDXセンターと呼ばれる欠陥効果のため有効組成はIn、Al共に20%程度が実用上の上限となっている。 N_s の増加はFETの高出力化あるいは同じ電流密度であればデバイスの小型化に直結するため、その増加要求は大きい。上記のように結晶組成上は少なくともGaAsとその関連混晶を用いる限り限界に近づいている。したがって N_s を増加


第9図 Si ドープn⁺ AlGaAs 厚膜結晶における電子濃度飽和現象



させる残る手段としてはドーピング濃度の増加が考えられる。

さてドーピング濃度にしても無限に上がる訳ではない。ドーピング濃度の上限は一般的には母体結晶における添加不純物の固溶限界で決まると考えられるが、実際にはそれよりはるかに低いレベルで飽和することが大半である。第9図は実際にAlGaAs層にSiを添加していった時のSi原子及び電子濃度変化であるが、AlGaAsの場合、Si原子濃度は添加量に比例して増加する一方電子濃度はおよそ $3.5 \times 10^{18}/\text{cm}^3$ 付近で飽和している。この時のフォトルミネッセンススペクトルを調べるとSiドープ量の増大と共にバンド端発光強度が顕著に減少し、替わって低エネルギー領域における欠陥発光強度の著しい増大が見とめられる(第10図)。この場合の欠陥バンドの起源については現在のところGa空孔ないしGa空孔とSiドナーとのアクセプター性の複合欠陥との見方が有力である⁵⁾。GaAsにおいてもSiの飽和濃度はやや高いもののやは

第10図 Si ドープn⁺ AlGaAs 厚膜結晶における結晶欠陥の増大 (Siドープ量の増大に伴うPLスペクトルの変化)





り $5 \sim 6 \times 10^{18}/\text{cm}^3$ 付近で飽和し同様の欠陥発光の増大が観測されており、これらの場合いずれもアクセプター性欠陥の増加による補償効果が電子濃度飽和の直接の原因と考えられている。飽和のメカニズムは必ずしも解明されているわけではないがこのような濃度飽和現象は各種半導体で観測されており、東工大の徳光は、報告された飽和濃度と当該半導体の物性を詳しく調べ、第11図のようなきわめて興味ある相関を見出している⁶⁾。すなわち半導体においては禁制帯中央付近に電荷中性準位と呼ばれるその半導体固有の準位が存在するが、それらのn型半導体における電荷中性準位と伝導帯下端とのエネルギー差と飽和電子濃

度(p型半導体の場合は電荷中性準位価電子上端とのエネルギー差と飽和正孔濃度)との間には直線関係が存在しており、そのエネルギー差の大きな物質ほど低い電子濃度で飽和が生じることが示されている。またこれらの結晶ではドーピング濃度が飽和濃度を越えた場合、様々な欠陥の発生が報告されている。飽和濃度に関しては厳密には結晶製造条件や製造法にも依存しているが、一般に熱平衡に近いとされる条件あるいは手法においては概ね第11図のような相関に載っているようである。このような関係が成立する詳しいメカニズムについては現在なお議論のあるところであるが、概略は次のように考えることができる。すなわち、完全な無添加半導体においては結晶のFermi準位は禁制帯中央付近に位置するが、ドーピング濃度の増大と共にFermi準位は上昇する。ある程度以上Fermiエネルギーが上昇すると結晶系が不安定化し、欠陥を誘発し結果的にFermi準位の上昇が抑制されると考えられる。禁制帯幅の大きな半導体の場合、伝導帯下端と電荷中性準位とのエネルギー差がもともと大きいためドーピングによるFermi準位の上昇は大きく、逆に禁制帯幅の小さな結晶ではドーピングによる、電荷中性準位からのFermi準位の乖離は小さいと予想される。実際にワイドギャップ半導体になる程、高濃度ドーピングが困難になることは一般に知られており、ドーピング濃度の限界については不安定化要素である電子エネルギー(Fermiエネルギー)と安定化要素である結晶の結合エネルギーとのバランスにおいて考えることが重要であると考えられる。

さて n^+ AlGaAs 層の場合、上記メカニズムに従えば、Si ドープ量の増大によりFermi準位が上昇した結果、過剰電子と結晶格子との相互作用によりGa空孔を含むアクセプター性複合欠陥が生成し、その補償効果により電子濃度を飽和させていると考えられる。第11図の相関式からはAl組成が0.2前後のAlGaAsの飽和濃度はおよそ $3.5 \times 10^{18}/\text{cm}^3$ と予測されるが、これは我々の実験値ともよく一致している。このようなメカニズムによればドーピング濃度飽和は少なくとも熱平衡的には不可避であり、材料により一義的に決まってしまうことになる。そこで過去、そのような材料限界を打破するため、非熱平衡下での結晶成長が試みられてきた。実際に非平衡性が高いと考えられるMBE法を用いた低温での成長により、通常は困難なGaAsの高濃度成長あるいはp型ZnSeの成長、等が実現されている。

さて以上はある材料の単体としての物性の話であるが、ヘテロ接合系では事情は変わってくる。すなわち第1図(a)に例示したヘテロ接合FET構造では、 n^+ AlGaAs層においてSiドナーがドープされているが生成した電子は隣接するInGaAs層の電子親和力が大

第11図 各種半導体における最大キャリア濃度と電荷中性準位と伝導帯(価電子帯)エネルギー差との相関(Tokumitsu⁶⁾による)




きいためにいわゆる変調ドーピング効果が生じ、InGaAs 側に移動する。このことは高濃度のドーピングにもかかわらず AlGaAs 側では Fermi 準位は上昇しないことを意味している(第 12 図)。一方電子濃度の上昇する InGaAs 側は元々エネルギーギャップが小さいため、Fermi 準位の位置は充分低い。従って通常の厚膜 AlGaAs で生じたような Fermi 準位上昇による濃度飽和はこのようなヘテロ接合系では生じないと予想される。

このことを実証するため、実際に高濃度ドーピング AlGaAs 層を含むヘテロ接合結晶を作製し、それらの結晶における N_s と V_{th} を計測し、それらを作製構造に基づいて計算した理論値との比較を行った。計算には前章で説明したと同様の計算ソフトを用い、AlGaAs 飽和濃度以下 ($3 \times 10^{18}/\text{cm}^3$) で実験値と同様の計算値が得られることを確認している。第 13 図は計算及び実験に用いたヘテロ接合構造の断面図である。

実験及び計算結果を第 14 図に示す。図から明ら


第 12 図 ヘテロ接合近傍における Fermi 準位の変化



第 13 図 選択ドーピング構造を用いた高濃度ドーピング現象の検証用ヘテロ接合結晶構造

Undoped GaAs	5nm	
Undoped AlGaAs (Al = 20%)	15nm	
Si-Doped AlGaAs (Al = 20%)	5nm	
Undoped InGaAs (In = 20%)	12nm	Undoped AlGaAs (Al = 20%) 2nm
Si-Doped AlGaAs (Al = 20%): $3E18/\text{cm}^3$	5nm	
Undoped AlGaAs (Al = 20%) (バッファ層)	500nm	
半絶縁性 GaAs 基板		

第 14 図 ヘテロ接合結晶における Si ドーピング量と InGaAs 層内のシート電子濃度及びしきい値 (V_{th}) との相関



かなように計測された N_s 及び V_{th} は、通常の厚膜 n^+ AlGaAs での飽和濃度(約 $3.5 \times 10^{18}/\text{cm}^3$)を超えてもほぼ理論値に沿っておよそ $2.7 \times 10^{19}/\text{cm}^3$ の Si ドーピング量まで伸び続ける。このことは、ヘテロ接合効果により実際に濃度飽和現象が抑制され、厚膜での熱平衡的な濃度飽和値の一桁近く高いドーピングが可能であることを実証している。このことは直接的にはヘテロ接合 FET における電子濃度は従来考えられていたよりもはるかに広範囲で制御できることを示しているが、その他にも高濃度を要する半導体設計の上で貴重な指針を与えるものである。すなわち電子移動が生じうる局所領域ではヘテロ接合(さらには必ずしもヘテロ接合ではなくても Fermi 準位の異なる層との接合でもよい)の利用により材料固有のドーピング限界を超えた制御が可能なものと考えられる。

以上、紹介してきた 1 次元での計算事例は、熱平衡状態での計算であり、それが部分的には可能な FET 用エピタキシャル基板設計あるいはヘテロ接合系におけるドーピング技術への適用の一例であるが、熱平衡状態にない実際のデバイス動作解析にあたっては、

電子・正孔といったキャリアの速度・拡散・再結合を含む動的な取り扱いが必要なのはいうまでもない。FETにおける実際の電流挙動やオン抵抗といった重要パラメータの他、キャリアの再結合を含むヘテロバイポーラトランジスタや発光デバイスの動作解析には2次元・3次元シミュレータの利用が不可避であるが、これらの技術動向と実際のエピ設計への適用状況についてはまた次の機会に譲りたい。

おわりに

現代の半導体の中心であり、ある意味ではモノカルチャーとも言えるSiテクノロジーに対し、化合物半導体の特徴はその多様性にある。周期律表を見るとSiを囲むII、III、V、VI族元素の組み合わせの数だけ化合物半導体が存在する。元々の種類が多い上にさらにその混晶化、多層ヘテロ構造化により殆ど無数の組み合わせがあると見てよい。機能も多彩である。しかしその中で工業技術として成立しているのはGa(InAl)As、Ga(As)Pであり、最近、ようやくInGaAlP、Ga(InAl)Nが一部分野で加わってきたに過ぎない。多様多彩だけにその制御には手間暇と時間がかかる。特にP系、N系といったワイドギャップ材料では電子用、光用共に有望な分野が広がっている一方で、本稿でも一部紹介したように不純物制

御技術における困難さが増し、また結晶の成長条件もより一層厳しくなるなど材料制御面でのバリアもまた高くなっている。本稿で紹介したような計算設計を適用するのに必要な物性パラメータすら十分に揃っていないのが実情である。しかしながら機能を追求していくと最終的には材料の基本特性とそれを最大限に引き出す組み合わせ設計技術に帰結する。半導体産業に寄与するための材料メーカーとしての正に腕の見せ所であろう。

引用文献

- 1) H. M. Manasevit : Appl. Phys. Lett., 12, 156 (1968)
- 2) 秦, 福原, 松田, 前田 : 住友化学誌, 1994-I, 34 (1994)
- 3) 前田 : 表面, 24 (2), 89 (1986)
- 4) Y. Sasajima, M. Hata : Appl. Phys. Lett., 75, 2596 (1999)
- 5) R. C. Newman : Semicond. Sci. Technol., 9, 1749 (1994)
- 6) E. Tokumitsu : Jpn. J Appl. Phys. Part 2, 29, L698 (1990)
- 7) 後藤, 石飛, 遠藤, 中園, 善浦, 吉田 : 住友化学誌, 1994-II, 50 (1994)

PROFILE



秦 雅彦

Masahiko HATA

住友化学工業株式会社
筑波研究所
グループマネージャー



笹島 裕一

Yuichi SASAJIMA

住友化学工業株式会社
筑波研究所



福原 昇

Noboru FUKUHARA

住友化学工業株式会社
筑波研究所
主席研究員



善浦 康成

Yasunari ZEMPO

住友化学工業株式会社
筑波研究所
主席研究員, 理学博士

